Вы здесь

Архитектура микропроцессора Эльбрус-3М: поддержка параллельных вычислений

Целью семинара была подробная мотивация основных архитектурных и схемотехнических решений, реализованных в микропроцессоре Эльбрус-3М, для молодых специалистов и студентов-старшекурсников, занятых в проекте. Это вызвало большой интерес к семинару (54 участника). Руководитель семинара В.М. Фельдман информировал присутствующих, что предусматривается проведение цикла из 5 последовательных заседаний, первые три из которых будут непосредственно посвящены аппаратной поддержке параллельных вычислений, четвертый - поддержке защищенных вычислений, пятый - проблемам бинарной компиляции. В первом докладе, сделанном начальником отдела архитектуры микропроцессоров Ф.А. Груздовым, рассматривались цели проекта, принципиальная блок-схема микропроцессора и, подробно, ряд решений, введенных для обеспечения параллелизма в аппаратуре.

Большинство тем, поднятых в процессе последующей дискуссии, относились к критериям и технологии принятия решений при формировании архитектуры микропроцессора и различным аспектам интегрированной разработки архитектуры и компилятора.