|
№ п/п |
Название модулей |
Разделы и темы лекционных занятий |
Содержание |
Аудиторная работа (часы) |
|---|---|---|---|---|
|
1 |
I Проектирование цифровых устройств |
Элементная база цифровой электроники |
Понятие цифрового сигнала и цифровой электроники. Преимущества и недостатки цифровых технологий. МОП-структура. Режимы работы МОП-транзистора. КМОП-технология. Базовые логические элементы: НЕ, 2И-НЕ, 2ИЛИ-НЕ, 2И, 2ИЛИ, шифратор, дешифратор, мультиплексор, сумматор. Триггер. RS-триггер, D-триггер, синхронные и асинхронные триггеры. Интегральные схемы. Классификация интегральных схем. |
4 |
|
2 |
Принципы проектирования цифровых устройств. |
Маршрут проектирования цифровых интегральных схем. Современные принципы логического проектирования. Современные принципы физического проектирования. Основные проблемы проектирования современных синхронных цифровых устройств: время срабатывания логических схем, время распространения сигнала по кристаллу, проблема выбора тактовой частоты синхросигнала. Уровень регистровых передач (RTL) как способ описания синхронных цифровых устройств. |
4 |
|
|
3 |
Язык описания аппаратуры Verilog |
Основные принципы моделирования цифровых устройств. Моделирование сигналов. Типы переменных языка Verilog. Моделирование схем при помощи алгоритмических блоков. Понятие события при моделировании и принципы описания событий на языке Verilog. Понятие модельного времени и обработка текущих событий. Типы присваивания в языке Verilog и особенности их выполнения. Описание триггеров, регистров и комбинационных логических схем на языке Verilog. Описание устройства на языке Verilog. Иерархическое описание устройств. Среда моделирования ModelSim. Возможности языка Verilog для отладки устройства при моделировании. Синтезируемые и несинтезируемые конструкции языка. |
12 |
|
|
4 |
II Реализация цифровых устройств на ПЛИС |
Программируемые логические интегральные схемы |
Понятие ПЛИС. Структура ПЛИС и принцип её программирования. Области применения ПЛИС. Преимущества и недостатки применения ПЛИС. |
2 |
|
5 |
Проектирование и отладка цифровых устройств на ПЛИС |
Маршрут проектирования цифровых устройств на ПЛИС. Структура некоторых современных ПЛИС. САПР проектирования цифровых устройств на ПЛИС Altera Quartus II. Встроенный логический анализатор, как средство отладки устройств на ПЛИС: понятие, принцип работы, методы использования. Разработка цифровых устройств на ПЛИС с использованием учебного стенда. |
10 |
