| № п/п | Название модулей | Разделы и темы лекционных занятий | Содержание |
Аудиторная работа (часы) |
|---|---|---|---|---|
|
1 |
I Кэш-память современных микропроцессоров |
Базовые принципы организации кэш-памяти |
Структура и адресация кэш-памяти. Ассоциативность кэш-памяти. Политики чтения и записи. Многоуровневая кэш-память. Victim cache. Вытеснение данных и политики замещения. Оптимизация кэш-памяти (конвейеризация, critical word first, Prefetching и др.). |
2 |
|
2 |
Иерархия кэш-памяти современных многоядерных микропроцессоров |
Shared кэш и Private кэш. LLC. Политика размещения данных в многоуровневой кэш-памяти (inclusive, exclusive, non-inclusive). Влияние политики размещения данных в многоуровневой кэш-памяти на производительность микропроцессора. |
4 |
|
|
3 |
Распределенная кэш-память (NUCA) |
Использование кольцевых шин для доступа в распределенную кэш-память. Распределенное (Intel) и центральное (IBM) арбитрирование доступа к кольцу. |
2 |
|
|
4 |
II Виртуальная память и ее поддержка в современных микропроцессорах |
Базовые формы структурной организации виртуальной памяти |
Страничная, сегментная и странично-сегментная организация виртуальной памяти. Виртуальное и физическое адресные пространства. Выделение страниц и трансляция адресов. Замещение страниц. Таблица страниц. Формат элемента таблицы страниц. |
2 |
|
5 |
Развитая структура виртуальной памяти |
Многоуровневые таблицы страниц. Ускорение трансляции адресов с помощью TLB. Поддержка страниц разных размеров. Защита адресного пространства программы. Кэш-память с виртуальной адресацией. Алиасинг. Инверсные таблицы страниц (Hashed Page Table). |
4 |
|
|
6 |
Особенности организации виртуальной памяти современных микропроцессоров |
Виртуальная память микропроцессоров архитектуры Intel-64. Режимы трансляции адресов (32 bit, PAE, IA-32e). Сегменты. Использование идентификаторов процессов PCID для ускорения смены контекстов. Модели виртуальной памяти архитектуры Intel Itanium (MAS, SAS). Регионы. Структура TLB (ITLB, DTLB). Использование VHPT для ускорения трансляции адресов. Форматы VHPT. |
4 |
|
|
7 |
III Организация доступа в распределенную общую память |
Консистентность памяти и синхронизация процессов |
SMP системы. Модели консистентности памяти. Семафоры. Неблокирующие методы синхронизации. Метод синхронизации на общей памяти. Барьерные операции. |
2 |
|
8 |
Механизмы поддержки когерентности памяти и их отладка |
UMA и NUMA системы. Понятие когерентности памяти. Snooping и Snarfing. Протоколы когерентности. Блокирующий кэш и неблокирующий кэш. Основные и переходные состояния. Некешируемые обращения. Гонки при обращениях к подсистеме памяти. Верификация протоколов когерентности.
|
4 |
|
|
9 |
Поддержка когерентности памяти в современных микропроцессорах |
Когерентность памяти в многоядерных микропроцессорах с общим кэшем последнего уровня. Влияние политик размещения данных в многоуровневой кэш-памяти на механизм когерентности. Использование справочника (полного и усеченного) в многопроцессорных системах.
|
4 |
|
|
10 |
IV Виртуализация вычислительных ресурсов |
Понятие и общие принципы виртуализации вычислительных ресурсов |
Виртуальные машины и гипервизор. Типы виртуализации. Области применения виртуализации.
|
2 |
|
11 |
Аппаратная поддержка виртуализации |
Технологии виртуализации Intel VT и AMD-V (Pacifica). Аппаратная виртуализация физической памяти и ввода-вывода. Управление доступом в память. Реализация защищенного режима работы с помощью виртуальных машин. |
2 |
